Pompa z wirtualnym wałkiem rozrządu

Kiedy kolega używa w rozmowie słowa „wał rozrządu”, takie określenie zupełnie nie kojarzy się z chipem zawierającym programowalną bramkę logiczną (FPGA). Ale połączenie chipu FPGA z obecnie produkowanym oprogramowaniem dało w rezultacie wirtualny wałek rozrządu, który z sukcesem pracował podczas projektowania małej, szybkiej pompy. Active Signal Technologies (Linthicum, Maryland), nieduża firma zajmująca się konsultacjami w zakresie badań materiałów, opracowała pompę, a Mink Hollow Systems (Highland, Maryland), integrator systemów, wyprodukował oprogramowanie wirtualnego wałka rozrządu

Ponieważ mechaniczny zawór zwrotny nie mógł działać w tej pompie dostatecznie szybko, projektanci z Active Signal wykorzystali projekt aktywnego zaworu, uprzednio opracowany w firmie Moog (East Aurora, Nowy Jork), która dostarcza hydrauliczne serwomotory dla samolotów. Zawór zawiera dwa współśrodkowe cylindry, każdy z sześcioma otworami lub szczelinami. Podczas pełnego obrotu wewnętrznego cylindra o 360 stopni zawór otwiera się sześć razy, jedynie, gdy otwory zachodzą na siebie. Mały, wysokoobrotowy silnik elektryczny obraca wewnętrzny cylinder, a dziewięciobitowy koder dostarcza informacji o pozycji do systemu zbierania danych (DAQ), w gruncie rzeczy… wirtualnego wałka krzywkowego, który steruje napędzanym elektrycznie tłokiem pompy (pompa jest wyposażona w dwa zawory – wlotowy i wylotowy, ale dla uproszczenia opiszemy tylko działanie zaworu wylotowego). W czasie, który upływa pomiędzy każdym pokryciem się szczelin, tłok pompy wykonuje kompletny cykl pracy. Tak więc działa on z szybkością sześciokrotnie większą od obrotu zaworu. System DAQ musi dokładnie zsynchronizować tłok pompy z pozycją zaworu. Ustalanie szybkości silnika napędzającego zawór ustala także szybkość włączania się tłoka pompy za pośrednictwem wirtualnego wałka krzywkowego.

W miarę obrotu zaworu system DAQ powoduje błyskawiczne przemieszczenie się tłoka serią małych, krokowych zmian położenia, co w rezultacie daje najwyższą możliwą wartość ciśnienia przy otwarciu zaworu wylotowego. Te kroki mogłyby przedstawiać falę kwadratową, trójkątną lub sinusoidalną, w zależności od oczekiwanej w danej chwili charakterystyki pompy. Nie dość, że następuje zgranie pozycji zaworu z przesunięciami tłoka, to jeszcze tłok pompy prototypowej pracuje z częstotliwością 2000 do 5000 przesunięć w ciągu sekundy.

W prototypowym ustawieniu host PC mógłby włączyć pompę w trybie zsynchronizowanym tak, że tłok dokładnie podążałby za położeniem zaworu obrotowego. Jednak ze względu na ograniczenia w oprogramowaniu system DAQ nie mógłby zebrać wszystkich dziewięciu bitów z kodera pozycji. Projektanci pompy musieli poradzić sobie z ostatnim znaczącym bitem (LSB) w koderze, który wywoływał 256 pulsacji w czasie każdego obrotu. Zamiast wirtualnego wałka rozrządu, opartego na pozycjach bezwzględnych, system działał z częstotliwością 256 pulsacji w czasie jednego obrotu zaworu lub w oparciu o wskaźnik względnego położenia zaworu. Kilka dodatkowych pulsacji spowodowanych szumami lub kilka pulsacji pominiętych przez oprogramowanie powodowało brak synchronizacji tłoka z zaworem.

Aby uzyskać prawidłową pracę wirtualnego wałka rozrządu, doktorzy Arthur Cooke i Keith Bridger z Active Signal Technologies, pracowali wspólnie z Ericem Lynessem z Mink Hollow Systems. Lyness, architekt w LabVIEW, podjął decyzję, aby zainstalować pętlę cyfrowego sterowania w chipie FPGA, co mogłoby wpłynąć na polepszenie czasu odpowiedzi pętli. Dodatkowo szybkość działania chipu FPGA dałaby dostatecznie dużo czasu, aby zebrać i przetworzyć wszystkie dziewięć bitów z kodera wałka. W rezultacie nowe oprogramowanie sterujące mogłoby działać, wykorzystując informację o pozycji bezwzględnej.

Active Signal Technologies już zakupiły system DAQ oparty na PXI, więc Lyness po prostu zakupił płytę rozszerzającą opartą na PXI oraz FPGA produkcji LabVIEW. Po przepracowaniu około tygodnia nad oprogramowaniem i prototypem dysponował już prawidłowo działającą pompą. Ze względu na to, że oprogramowanie mogło już odczytać 512 unikalnych kodów zamiast tylko 256 impulsów dla każdego obrotu zaworu, Lyness mógł mierzyć bezwzględne położenie kątowe z dokładnością 1 części na 512, co odpowiada 0,70 stopnia. W oparciu o odczyt położenia otwarcia zaworu, mógł zatem obliczyć kody, które pojawią się przy pozostałych pięciu pozycjach odpowiadających otwartemu zaworowi. Oprogramowanie chipu FPGA używało unikalnych kodów pozycji do wytworzenia narastającego sygnału, wprawiającego tłok pompy w ruch.

Chociaż prototyp pracował zadowalająco, Cooke i Bridger chcieli uzyskać lepszą rozdzielczość fali dostarczanej do układu włącznika tłoka. Dla każdego obrotu cylindra zaworowego tłok pompy przechodził przez sześć cykli pracy. Tak więc każdy cykl tłoka mógł być scharakteryzowany tylko przez 512/6, czyli 85 unikalnych wartości. Kiedy oprogramowanie generowało falę sinusoidalną do układu sterowania tłokiem, musiało podać falę dla 360 stopni/85 kroków, czyli 4,2 stopnia na jeden krok. Cooke i Bridger zamierzali osiągnąć rozdzielczość jednego stopnia na każdy krok dla sygnału włączenia tłoka.

Lyness otrzymał dodatkową rozdzielczość, wykorzystując wewnętrzne zarządzanie czasem chipu FPGA. Przy prędkości zaworu rzędu 500 obrotów na sekundę program FPGA LabVIEW działał wystarczająco szybko, żeby przejść przez 200 cykli przed wzrostem danych z kodera. Lyness dodał kod zliczający te cykle i dzielący zgromadzoną wartość przez cztery, co zaowocowało dwoma dodatkowymi bitami rozdzielczości (22 = 4).

– Mówimy, że chip FPGA zliczył 180 kroków pomiędzy zwyżkami kodera. Dzieląc 180 przez 4 otrzymujemy 45, tak więc między następnymi dwiema zmianami dekodera zaworu odczekaliśmy 45 cykli i zwiększyliśmy wynik o dwa bity, odczekaliśmy następne 45 cykli i znowu zwiększyliśmy wynik, i tak dalej. Wyzerowaliśmy dwubitowy licznik i wykonaliśmy dalej dzielenie po każdym wzroście wartości kodera, aby utrzymać synchronizację tłoka z każdą zmianą szybkości zaworu – mówi Lyness.

Łącząc dziewięciobitową wartość dekodera z dwubitową wartością zliczania przez program, otrzymaliśmy pomiędzy każdą zmianą na wyjściu dekodera końcową rozdzielczość 11-bitową, czyli 2048 kodów dla każdego obrotu tłoka. Ta przeliczona wartość to 2048/6, czyli 341 kodów na jeden cykl tłoka przy rozdzielczości powyżej jednego stopnia. – Obliczenia odbywały się tak szybko, że nigdy nie dostrzegliśmy żadnej różnicy w synchronizacji, pomimo tego, że silnik zaworu przyspieszał lub zwalniał. Myśleliśmy o stworzeniu matrycy przeglądowej wartości sinusów w chipie FPGA. W ten sposób po wykryciu małego błędu w synchronizacji moglibyśmy poprawić wartości sinusa i wpisać nowe dane do matrycy. Ale ładowanie takich informacji do chipu FPGA zajmuje zbyt wiele czasu – powiedział Lyness.

Przyznaje, że nauka, jak rozwinąć kod dla aplikacji opartych na zastosowaniu FPGA, trwała kilka dni. – A oto przykład prostej pułapki, w którą wpadłem – wyjaśnił Lyness. – Przygotowałem matrycę, składającą się z 512 elementów zawierających wartości fali sinusoidalnej. Kiedy po kilku godzinach oprogramowanie FPGA nie ukończyło jeszcze kompilacji, zorientowałem się, że nie powinienem projektować aplikacji opartych na FPGA, które zawierałyby matrycę, liczącą więcej niż 32 elementy. W końcu Lyness użył szybkiej pamięci na płytce FPGA i zastosował w swoim programie szybką pętlę odczyt/zapis w celu umożliwienia dostępu dla danych zewnętrznych z kodu programowego chipu FPGA.

Następnym razem, gdy usłyszycie słowo „wałek rozrządu”, może nie od razu pomyślicie o chipach FPGA. Pamiętajcie jednak, że kombinacja szybkiego przetwarzania cyfrowego i oprogramowania często może rozwiązać problem, z którym urządzenia mechaniczne absolutnie sobie nie poradzą.

Autor: JON TITUS